広帯域 SDR フロントエンドの構築：ADC から FPGA までの信号链
ソフトウェア無線（SDR）の核心は、RF 信号を可能な限り早い段階でデジタル化し、信号処理を FPGA に任せること。代表的な広帯域 SDR フロントエンドの信号链は、アンテナ → LNA → ミキサ → ADC → FPGA（DDC + FFT + 復調）。この链に沿って、FPGA のトランシーバ帯域、DDR バッファリング、DSP 性能が、達成できる瞬時帯域幅を決める。
ソフトウェア無線（SDR）の核心は、RF 信号を可能な限り早い段階でデジタル化し、信号処理を FPGA に任せること。代表的な広帯域 SDR フロントエンドの信号链は、アンテナ → LNA → ミキサ → ADC → FPGA（DDC + FFT + 復調）。この链に沿って、FPGA のトランシーバ帯域、DDR バッファリング、DSP 性能が、達成できる瞬時帯域幅を決める。
FPGA 開発ボードの I/O はいくらあっても足りない——高速 ADC、光モジュール、LVDS センサが必要になるたびに PCB を設計し直したくはない。FMC（FPGA メザニンカード、VITA 57 規格）はこれを解決する：1 枚のキャリアボード + 標準メザニンカードのライブラリで、カードを差し替えてインターフェースを変える。本稿では LPC と HPC、ピン予算、代表的なメザニン構成を解説する。
オシロスコープ、デジタイザ、フェーズドアレイレーダ、ソフトウェア無線、高速振動監視——これらすべてのシステムの核心は「高速 ADC サンプリング → データパッケージ → ホストへ転送して処理」だ。なぜこの段階に MCU や DSP や CPU 直サンプリングではなく FPGA が要るのか？なぜ FMC HPC コネクタと PCIe x8 インターフェースが高速収録カードの黄金コンビになったのか？本稿は実際の 250MSPS 収録プロジェクトから始める。