技術記事

応用実践

複数カメラをオンボードで：FPGA/MPSoC がエッジでリアルタイム AI 推論を動かす仕組み

ライン上の 4 台のカメラをすべてセンターサーバへ戻して検出させると、帯域が追いつかずレイテンシも圧縮できない。よい道はキャプチャ・前処理・推論をボード上で行い、検出結果と圧縮プレビューだけを返すこと。本稿はエッジ・オンボード AI のアーキテクチャを PS/PL の役割分担、帯域予算、モデルデプロイ経路に分解する。

2026-10-23推定読了時間：11分

記事を読む →

応用実践

実践 ZYNQ 中国国産置換：Xilinx ZYNQ から PBC7Z020G/021G へ移植して何が変わるか

元の設計は Xilinx Zynq-7000（XC7Z020）で ARM ソフト + FPGA リアルロジックの異種方式を組み、今や国産化が必要になった。チップを差し替えればプロジェクト全体を書き直しになるのか、局所修正で済むのか。本稿は XC7Z020 互換の国産 HWD7Z020 を載せた PBC7Z020G/021G への移植を PS ソフト・PL ロジック・ブート/BSP の 3 層に分解し、実際の変更量・流用できる部分・リスク点を整理する。

2026-10-22推定読了時間：11分

記事を読む →

ソリューション分析

10G/25G 光バックホール：GTX/GTH ライトレートと UDP オフロードの設計

複数の高速 ADC、レーダビーム、映像ストリームが集まると、銅ケーブルは数メートルで頭打ち、PCIe は筐体から出せない。正しいバックホールは FPGA の GTX/GTH トランシーバから直接 SFP+/QSFP を駆動し、MAC と IP/UDP スタックをオンチップでオフロードし、ペイロードだけをライトレートで光に送り出すこと。本稿では 10G/25G のライトレート、UDP ペイロード、リンク予算、FPGA 内部の分担を計算する。

2026-10-21推定読了時間：12分

記事を読む →

応用実践

医療用超音波ビームフォーミング：128 チャネル信号链とデータレート予算

128 チャネルのカラー超音波プローブは、各チャネルを 12-bit・40 MS/s ADC でサンプリングし、生データレートは約 7.7 GB/s に達する——CPU が吸収できるどころか、リアルタイム画像化など論理でない。正しいアプローチは、ビームフォーミング・包絡線検波・ダウンサンプリングを先に FPGA 内部で実行し、圧縮した画像データだけをホストに渡すこと。本稿では 128 チャネルの信号链を段階分解し、各段のデータレートを予算化し、FPGA がその間で具体的に何をするかを解説する。

2026-10-20推定読了時間：12分

記事を読む →

業界インサイト

産業用 FPGA ボードの信頼性：温度・振動・EMC 設計

ラボでは正常動作する FPGA ボードが工場現場ではクラッシュする——温度ドリフト、コネクタの緩み、EMC 不合格。産業グレードの FPGA ボードは -40°C から 85°C で確実に動作し、5g 振動に耐え、IEC 61000 の EMC 試験を通らなければならない。本稿では熱勾配設計、振動補強、EMC シールド、そして現場で本当に生き残るボードの選び方を分解する。

2026-10-19推定読了時間：12分

記事を読む →

ソリューション分析

FPGA クロックツリーとジッタ予算：高速リンクがなぜ不安定になるのか

PCIe が時々落ちる、JESD204B がロックしない、映像リンクがチラつく——原因は RTL コードではなくクロック設計にあることが多い。FPGA の高速トランシーバはリファレンスクロックジッタに極めて敏感で、発振器 → クロックバッファ → FPGA グローバルネットワークと続くクロックツリーの各段がジッタを加算する。本稿ではジッタ予算の計算方法、クロックツリーの設計、よくある陥りどころを解説する。

2026-10-16推定読了時間：11分

記事を読む →

応用実践

広帯域 SDR フロントエンドの構築：ADC から FPGA までの信号链

ソフトウェア無線（SDR）の核心は、RF 信号を可能な限り早い段階でデジタル化し、信号処理を FPGA に任せること。代表的な広帯域 SDR フロントエンドの信号链は、アンテナ → LNA → ミキサ → ADC → FPGA（DDC + FFT + 復調）。この链に沿って、FPGA のトランシーバ帯域、DDR バッファリング、DSP 性能が、達成できる瞬時帯域幅を決める。

2026-10-15推定読了時間：12分

記事を読む →

選定ガイド

プロジェクトに最適な FPGA の選び方：リソース × トランシーバ × 価格の判定マトリクス

最も多い FPGA 選定の失敗は、先にチップ型番を決めてから要求を逆算するか、リソース余裕を見ずに価格だけを見ること。正しい順序は：必要な帯域（トランシーバペア数）を定義する → ロジックリソース（LC/DSP）を計算する → 両方を満たす最も安いボードを選ぶ。本稿では Duyuan の主力製品ラインを、そのまま使える判定マトリクスに落とし込む。

2026-10-14推定読了時間：11分

記事を読む →

ソリューション分析

FMC メザニンエコシステム：VITA 57 でアナログと高速 I/O を拡張する

FPGA 開発ボードの I/O はいくらあっても足りない——高速 ADC、光モジュール、LVDS センサが必要になるたびに PCB を設計し直したくはない。FMC（FPGA メザニンカード、VITA 57 規格）はこれを解決する：1 枚のキャリアボード + 標準メザニンカードのライブラリで、カードを差し替えてインターフェースを変える。本稿では LPC と HPC、ピン予算、代表的なメザニン構成を解説する。

2026-10-13推定読了時間：10分

記事を読む →

応用実践

4 系統 1080p から 4K 出力へのステッチ：帯域の帳簿合わせ

4 系統の 1080p カメラ映像を 1 つの 4K 出力にステッチするのは「4 枚の絵を並べるだけ」に見えるが、その実は帯域の帳簿だ——入力帯域、DDR フレームバッファ帯域、スケーリングエンジン帯域、出力帯域が 4 層に重なっている。計算を誤ると、カクつき、ティアリング、DDR 過負荷を招く。本稿ではピクセルクロックから順に各層を追う。

2026-10-12推定読了時間：9分

記事を読む →