高機能ドローンのオンボード計算アーキ選定：ピュア FPGA と MPSoC の技術ロジック

高機能ドローンのオンボード計算アーキ設計において「ピュア FPGA か MPSoC か」は避けて通れない核心的な問いだ。ピュア FPGA はハード並列性と決定論的レイテンシに強みを持ち、MPSoC は CPU ・リアルタイムコア・プログラマブルロジックを 1 チップに統合してソフトの柔軟性とハード加速を両立する。両者は単純な代替関係ではなく、根本的に異なるタスク負荷特性に対応する。FPGA 領域に深く取り組む技術チームとして、Duyuan Electronics は ZU19EG と VU13P 製品ラインの工学実践を踏まえ、ドローンのタスク負荷の本質からこの選定問題の技術ロジックを整理し、シナリオ別の参考解を示す。

I. ドローンタスク負荷の異質性を理解する

ドローンは典型的なマルチタスク・リアルタイムシステムで、オンボード計算の要求は大きく 4 つに分かれる。

リアルタイム飛行制御は最も基礎の層だ。IMU が 1kHz 超でデータを出力し、フライトコントローラは姿勢推定、EKF 融合、姿勢ループ・角速度ループ制御を完了し、ESC へ PWM または DShot で更新する。链全体の周期は通常 1ms 以内で、最悪時のレイテンシジッタは厳密に境界づけられなければならない。

AI 自律計算は物体認識、視覚的回避、SLAM、経路計画を担当する。これらは計算集約的だが、通常は数十ミリ秒の遅延を許容できる。

ミッションペイロード処理は映像、測量、点検など業務データを対象とし、極端なリアルタイム性ではなくスループットを追求する。

決定論的信号処理はレーダパルス圧縮、電子領域信号処理、高速センサインターフェース、時刻同期をカバーする。共通の特徴はマイクロ秒以内に完了し、タイミングジッタが極めて小さいことだ。

この 4 種の負荷はチップアーキにまったく異なる要求を突きつける——それが選定問題の根源だ。

II. ピュア FPGA 方式：決定論の境界と価値

2.1 ピュア FPGA を選ぶ場面

ピュア FPGA の核心的価値は 決定論性だ。その論理回路はハード並列で走り、信号パスは合成と配置配線後に固定され、OS スケジューリングも割り込み遅延もキャッシュミスも存在しない。だからこそ FPGA はナノ秒級・ゼロジッタの応答を届けられる。

レーダ信号処理では、マッチドフィルタ、パルス圧縮、FFT といったアルゴリズムを各パルス周期内に完了させなければならない——FPGA のハードパイプラインが、決定論的なクロックサイクル数で結果を保証する。電子領域信号処理はピュア FPGA の最も代表的なハイエンド適用領域だ。欧米の防衛技術チームが Altera と協力し、Altera Agilex 9 Direct RF FPGA をベースに Group 2 級ドローンで電子領域トランシーバの飛行実証を完了させ、12 ヶ月足らずで実際の発射源の探知・識別・位置特定を実現し、サイズ・重量・消費電力の制約を満たした。Agilex 9 Direct RF は RF 直接サンプリングをサポートし、独立した RF フロントエンドとデジタル処理链の間のインターフェースボトルネックを解消する。

小型レーダシミュレータも FPGA を頼る。国内研究機関が設計した P バンド・レーダ目標/妨害シミュレータは FPGA ベースバンド処理方式を採用し、装置全体が 6kg 未満、消費電力 130W 未満で、ノイズ妨害、欺瞞妨害、密集偽目標信号を生成できる。こうした用途——アルゴリズムが高度に固定的で極端なレイテンシ敏感性がある——では、ピュア FPGA はほぼ硬性選択となる。

2.2 ピュア FPGA 方式の工学プラットフォーム

レーダ信号処理や電子領域信号処理といった極端な決定論性を求める場面向けに、Duyuan Electronics は AMD Virtex UltraScale+ XCVU13P をベースに VU13P PCIe 開発ボードを構築した。XCVU13P は 1,728K ロジックセル、3,456K レジスタ、12,288 DSP スライスを提供し、TSMC 16nm FinFET+ プロセスで製造される。ボードは 4GB DDR4（2400 MT/s、64bit）を搭載し、理論帯域は約 19.2 GB/s。PCIe Gen3 x16 のゴールドフィンガは片方向あたり約 15.75 GB/s、双方向で約 31.5 GB/s の理論帯域を届ける。

FMC+ インターフェースは LA 34 ペア + HA 24 ペアの差動 IO と 16 ペアの GTY 高速トランシーバを提供し、高速 ADC/DAC 子カードを直接接続して JESD204B などのインターフェースプロトコルをサポート——高チャネル数 RF 信号処理システムの構築に適する。VU13P のロジックリソース規模と高速インターフェース密度は、レーダパルス圧縮、電子領域信号処理、多チャネル高速データ収録の理想的なプラットフォームとなる。

III. MPSoC 方式：異種統合とソフト/ハード協調設計

3.1 MPSoC を選ぶ場面

MPSoC の核心的考え方は 1 チップで複数のタスク種別をカバーすることだ。AMD Zynq UltraScale+ MPSoC を例に取ると、クアッドコア ARM Cortex-A53 アプリケーションプロセッサ、デュアルコア Cortex-R5 リアルタイムプロセッサ、FPGA プログラマブルロジック、DSP モジュールを統合し、高帯域 AXI バスで相互接続する。

この異種アーキの鍵アドバンテージはタスク分離だ。安全上クリティカルなリアルタイム飛行制御は Cortex-R5 上で FreeRTOS またはベアメタルプログラムとして動かし、決定論的な制御周期を保証；AI 推論と複雑アルゴリズムは Cortex-A53 上で Linux を動かし、成熟したソフトウェアエコシステムを享受；FPGA ロジックがセンサインターフェース、データ前処理、ハード加速を担当する。三者はオンチップメモリと高速バスを共有し、従来の「ホスト + コプロセッサ」構成のようなチップ間通信の帯域ボトルネックと遅延を回避する。

定量比較は Zynq UltraScale+ 対 NVIDIA Jetson TX2 から得られる：1080p@30fps のリアルタイム意味セグメンテーションに PID 制御ループを重ねたとき、Zynq 方式はエンドツーエンド 8ms を達成し、Jetson は 22ms だった。鍵の差は PS-PL 間の 32GB/s AXI バス帯域にあり、センサデータが CPU と FPGA の間を最小の損失で流れる。

Zynq UltraScale+ MPSoC はドローン飛行制御ですでに成熟した実績を持つ。Enclustra のドローン飛行・映像コントローラは ZU シリーズ MPSoC を位置制御と飛行軌跡追従に使い、センサとアクチュエータは FPGA ロジックで動的に再構成可能、二重冗長飛行制御ユニットを備える。DJI の Inspire 2（2016 年発売）は CineCore 2.0 イメージングシステムに Zynq XC7Z045 SoC を使い、4K/60fps のリアルタイム映像処理を行った——ハイエンドドローンにおける Zynq の初期のランドマーク応用だ。

3.2 MPSoC 方式の工学プラットフォーム

統合タスク計算のニーズ向けに、Duyuan Electronics は Zynq UltraScale+ MPSoC XCZU19EG をベースに ZU19EG 開発ボードを構築した。ZU19EG は Zynq UltraScale+ MPSoC EG ファミリーに属し、その特徴は完全なプロセッシングシステムと大規模プログラマブルロジックを 1 チップに統合した点にある。PS 側はクアッドコア ARM Cortex-A53（最大 1.5GHz）、デュアル Cortex-R5 リアルタイムプロセッサ、Mali-400 GPU、DDR4 コントローラ、PCIe Gen3、USB 3.0、ギガビットイーサネットといっ高速ペリフェラルを備え；PL 側は約 1,143K ロジックセル、1,968 DSP スライス、70.6Mb RAM、多数の GTH/GTY 高速トランシーバを提供する。

この「ソフト/ハード協調設計、動的/静的併用」の異種アーキは Linux のような複雑 OS を動かしつつ、PL を通じてナノ秒級の決定論的応答とハードレベルのパイプライン加速を実現する。PS と PL は AXI HP/ACP インターフェースで通信し、共有メモリ構成とハードアクセラレータへの直接レジスタアクセスを PCIe プロトコルスタップを介さずに可能にし、典型的なレイテンシは 500ns 以内に制御できる。ZU19EG の全体消費電力は約 30W で、「FPGA ボード + 産業用 PC」の組み合わせよりはるかに低く、スペースと冷却が制約される組み込み環境で大きなアドバンテージを持つ。

IV. 選定判断の 4 つの次元

第 1 に、レイテンシ要求の大きさ。タスクがマイクロ秒以内にゼロジッタで完了しなければならない場合——レーダパルス圧縮、電子領域信号処理、高速モータ制御など——ピュア FPGA が唯一の選択だ。時間窓がミリ秒級なら、MPSoC のリアルタイムコア + FPGA 加速で十分に能力を持つ。

第 2 に、アルゴリズムの可変性。アルゴリズムが一度決まればほとんど変わらない場面は、ピュア FPGA のハード固定に向く。頻繁なアルゴリズム反復と高速検証が必要な場面——AI 物体検出モデルの更新など——は MPSoC のソフトの柔軟性が有利。

第 3 に、システム統合要求。プラットフォームの SWaP 制約が厳しいなら、MPSoC のシングルチップ方式がボード面積と消費電力を大きく削減する。多チャネル RF 直接サンプリングや超高速データ収録が必要なら、独立 RF フロントエンドを持つピュア FPGA がより適切なことがある。

第 4 に、機能安全と認証要求。航空級ドローンは DO-254/DO-178C 認証を必要とすることがある。MPSoC の異種アーキはハード的にタスク分離を支え——安全上クリティカルな機能を専用リアルタイムコアに載せれば認証対応が楽になる。ピュア FPGA の機能安全設計はより厳格なハード検証プロセスを要する。

V. 推奨モデル

MPSoC 方向

AMD Zynq UltraScale+ MPSoC（ZU シリーズ）はドローン分野で最も成熟した MPSoC 選択肢だ。ZU5EV と ZU7EV はクアッド A53、デュアル R5、Mali-400 GPU、H.264/H.265 ビデオコーデック、FPGA ロジックを 1 ボードに統合——ハイエンドドローンの統合タスク計算プラットフォームとして適する。ZU19EG はより高いロジック密度と DSP リソースを提供し、飛行制御、AI 推論、高速センサインターフェースを同時に処理する向け。ZU3EG は電力とサイズに敏感な軽量ソリューションにより適し、屋内ナビゲーションドローンのオンボードコンピュータとして研究用途でも使われている。

AMD Versal AI Edge Gen 2（2VE3858/2VM3858）は次世代の進化方向を示す。Arm Cortex-A78AE アプリケーションプロセッサ、Cortex-R52 リアルタイムプロセッサ、Mali-G78AE GPU、FPGA ロジック、AI 推論アクセラレータ（AIE-ML v2）を統合し、総計算能力 200k DMIP 超と 2 倍の AI 推論性能を届ける。New Wave Design はこのチップをベースに V3211 SOM モジュールをドローン向けに発表した——その核心的価値はシングルチップ・インテリジェンス：前処理、AI 推論、後処理をすべて 1 チップ内で完結させ、マルチチップ方式への依存を減らす点にある。

Microchip PolarFire SoC FPGAは低消費電力と決定論性で独自のアドバンテージを持つ。その決定論アーキがミッションクリティカルなリアルタイム実行を保証し、わずか約 3W で 6500 CoreMark 性能を届ける——電力敏感なハイエンドドローンに適する。内蔵暗号加速モジュールと Trusted Hardware 設計原則も、ファームウェア完全性とデータセキュリティに厳しい要件を持つ場面に合う。

ピュア FPGA 方向

Altera Agilex 9 Direct RF シリーズは電子領域・レーダ応用のフラッグシップ選択肢だ。AGRW039 などのデバイスは最大 64Gsps の RF 直接サンプリングレートをサポートし、高速 ADC/DAC と FPGA ロジックを統合して独立 RF フロントエンドを排する。欧米の SWIFT 系プログラムが Group 2 級ドローン上でその運用能力を実証している。

AMD Virtex UltraScale+ VU13P/VU9Pは極めて高いロジック密度と高速インターフェースを提供する。VU13P は数百万のロジックセル、多数の DSP スライス、高速 GTY トランシーバを持ち、レーダパルス圧縮、電子領域信号処理、多チャネル高速データ収録に向く。FMC+ インターフェースが高速 ADC/DAC 子カードを JESD204B などのプロトコルサポートとともに接続する。

AMD Kintex UltraScale+ XQRKU060は放射線耐性強化方向を代表し、軌道上での無制限な再構成をサポート——高放射線環境のドローンや準宇宙プラットフォームに適する。

VI. Duyuan Electronics プラットフォームに基づく代表構成例

解 1：統合タスク計算プラットフォーム（MPSoC 指向）

ZU19EG 開発ボードをコアとし、PS 側が Linux + PX4/ROS 2 を実行、Cortex-R5 コアが安全上クリティカルな姿勢制御を担当、PL 側がセンサ前処理と AI 推論加速を実装する。飛行制御、視覚ナビゲーション、目標認識を同時に扱う中大型ドローンに適する。Duyuan Electronics はこのプラットフォーム向けにハード設計、ロジック開発、IP カスタマイズから組込みソフト開発までのワンストップ全栈 FPGA ソリューションを提供し、選定検証から試作展開までの全工程をチームが素早く完了できるよう支援する。

解 2：専用信号処理プラットフォーム（ピュア FPGA）

VU13P 開発ボードをコアとし、FMC+ インターフェース経由で高速 ADC/DAC 子カードを接続し、レーダまたは電子領域信号処理システムを構築する。VU13P の 1,728K ロジックセルと 12,288 DSP スライスは、多チャネルのパルス圧縮、FFT、マッチドフィルタリングのハードパイプライン実装に十分。極端な決定論レイテンシを要求される特殊任務ドローンミッションに適する。

解 3：異種協調設計アーキ（MPSoC + 独立 FPGA）

ZU19EG をメイン制御計算プラットフォームとし、VU13P を PCIe Gen3 x16 または高速 GTY リンクで専用コプロセッサとして接続する。ZU19EG が飛行制御、ミッション管理、システムスケジューリングを扱い、VU13P がレーダまたは電子領域フロントエンドのリアルタイム信号処理を担当する。この分担はソフトエコシステムとハード決定論性を両立させ——今日の最もハイエンドなドローン計算アーキの典型的形態だ。

結論

「ピュア FPGA か MPSoC か」の答えは、どちらのチップが本質的に優れているかにはなく、タスク負荷の決定論要求とアルゴリズム可変性の緊張関係の中にある。ピュア FPGA はマイクロ秒級の決定論と専用信号処理で代えがたく、MPSoC はシステム統合、ソフトの柔軟性、マルチタスク分離でアドバンテージを持つ。ハイエンドドローンのアーキ設計の本質は、各クラスの計算タスクをそれに最も適したハードに着地させること：リアルタイム飛行制御タスクは Cortex-R5 コア上で、AI 推論は Cortex-A53 と FPGA 加速で、レーダ信号処理はピュア FPGA のハードパイプラインで完了させる。

ZU19EG と VU13P の製品ラインが MPSoC からピュア FPGA までの技術スペクトラム全体をカバーする中で、Duyuan Electronics はワンストップ全栈 FPGA ソリューションとともに、ハイエンドドローン計算アーキの選定検証と工学実装をチップからシステムまでエンドツーエンドで支援する。