10G/25G 光バックホール：GTX/GTH ライトレートと UDP オフロードの設計
複数の高速 ADC、レーダビーム、映像ストリームが集まると、銅ケーブルは数メートルで頭打ち、PCIe は筐体から出せない。正しいバックホールは FPGA の GTX/GTH トランシーバから直接 SFP+/QSFP を駆動し、MAC と IP/UDP スタックをオンチップでオフロードし、ペイロードだけをライトレートで光に送り出すこと。本稿では 10G/25G のライトレート、UDP ペイロード、リンク予算、FPGA 内部の分担を計算する。