中国 FPGA 移行の真のコスト：Xilinx から FMSH/Pango への TCO フレームワーク
国内置換は「チップを差し替える」ほど簡単ではない。多くのチームは選定時に単価とロジックリソースだけを比較し、移行を始めてからツールチェーン、IP コア、PCB レイアウト、技術者の学習コストまで再計算が必要だったことに気づく。本稿では移行の全コストを項目化した TCO（総所有コスト）フレームワークを示し、実施すべきかどうかを判断できるようにする。
1. 移行コストを 4 つのブロックに分解する
Xilinx プロジェクトを中国 FPGA（复旦微 JFM7 シリーズ、Pango Titan3 / Kosmo-2 シリーズ）へ移行するのは、単発の出費ではなく並行する 4 本のラインだ：
| コスト項目 | 内容 | 目安の比率 |
|---|---|---|
| ツールチェーン移行 | Vivado プロジェクトフロー、制約ファイル、IP カタログ、タイミングクロージャ | 15%~25% |
| IP コアの書き直し | PCIe、DDR コントローラ、SerDes PHY の再構成 | 30%~40% |
| ハード改修 | BGA パッケージ差異、PCB 積層の描き直し、電源系統、クロック | 15%~25% |
| 工数と検証 | 新ツールの学習、ボードレベルの再検証、タイミング反復 | 20%~30% |
各項目を分解していく。
2. ツールチェーン移行：Vivado から国産 EDA へ
Xilinx プロジェクトは Vivado Design Suite を使う。移行先の対応：
| 元プラットフォーム | 国産移行先 | ツール | 難易度 |
|---|---|---|---|
| Xilinx Vivado | 复旦微 JFM7 シリーズ | 复旦微独自 EDA | 中——プロジェクト構造は似ている、IP ライブラリの再マッピングが必要 |
| Xilinx Vivado | Pango Titan3 / Kosmo-2 | Pango Design Suite (PDS) | 中〜低——PDS の UI は Vivado に近く、制約構文もほぼ互換 |
実際に変わること
- 制約ファイル：.xdc 形式はほぼ互換だが、ピン番号の再マッピングが必要（BGA ボール配置が異なる）。
- IP カタログ：Xilinx の FIFO Generator、BRAM Controller、PCIe IP はそのまま再利用できない、国産ベンダーの対応 IP を再インスタンス化する必要がある。
- タイミングクロージャ：国産 FPGA は同じスピードグレードでもタイミング余裕がやや狭い。Xilinx で 20% の余裕があった 100 MHz 設計が、移行後は 5%~10% になることもあり、クリティカルパスの最適化が要る。
コスト試算：3~5 人の FPGA チームがツールチェーンを学習するのに約 2~4 週間。人月 ¥30k として、概算 ¥20k~50k（一時費用）。
3. IP コアの書き直し：最も高くつくブロック
ツールチェーンは「学び直し」、IP コアは「やり直し」だ。移行コストの中で最大のブロックである。
| IP タイプ | Xilinx ネイティブ | 国産相当品 | 書き直し工数 |
|---|---|---|---|
| DDR コントローラ | MIG（DDR3/DDR4） | 复旦微 / Pango の DDR PHY + コントローラ | 大：タイミング、キャリブレーション、トレーニングフローが異なる |
| PCIe ハードブロック | Integrated Block for PCIe | 复旦微 PCIe Gen3 x8 / Pango PCIe Gen4 x8 | 中：設定の再チューニング、列挙ロジックは再利用可 |
| SerDes（GTX/HSST/MGT） | 7 シリーズ GTX / UltraScale GTH | 复旦微 GTX / Pango HSST | 大：リファレンスクロック、プリエンファシス、イコライゼーションを全部再調整 |
| FIFO / BRAM / DSP | Block RAM Generator / FIFO Generator | 国産ベンダー相当 IP | 小：再生成するだけ、ロジックは再利用可 |
なぜ IP の書き直しは高くつくのか？高速インターフェース IP（DDR、PCIe、SerDes）は「パラメータを変える」だけの話ではなく、ボードレベルの信号完整性に関わる。元の PCB 配線は Xilinx リファレンスデザインに合わせてチューニングされており、国産 PHY に替えるとアイダイアグラムの測定、イコライズパラメータの再探索、リンクトレーニングのやり直しが必要になる。移行プロジェクトで最も制御しづらい部分であることが多い。
コスト試算：PCIe Gen3 x8 + DDR4 + 複数の高速トランシーバを持つ案件では、IP の書き直しと立ち上げに通常 1.5~3 ヶ月、工数コストは ¥80k~150k 程度。
4. ハード改修：PCB は描き直しが必要か？
どの国産チップを狙うかで決まる：
- 复旦微 JFM7 シリーズ（Kintex-7 / Virtex-7 とピン互換）：BGA ピン定義は Xilinx 7 シリーズと高い互換性を持つ。PCB はピンツーピンの差し替え可能——積層の描き直しは不要、チップの品番と電源ネットだけが変わる。最も低コストな移行経路。
- Pango Titan3 / Kosmo-2（新アーキテクチャ）：BGA パッケージは Xilinx と非互換。PCB はゼロから描き直し——電源系統、クロック分配、高速配線は新チップのリファレンスデザインに従う。
| 移行経路 | PCB 変更 | ハードコスト（一時） |
|---|---|---|
| Xilinx Kintex-7 → 复旦微 JFM7K325T/K410T | ピンツーピン、小改修 | ¥10k~30k（PCB 製作 + 部材） |
| Xilinx Kintex-7 → Pango Titan3 | 新規 PCB | ¥50k~100k（4~6 層の描き直し + 試作 2~3 回） |
| Xilinx ZYNQ → Pango Kosmo-2 SoPC | 新規 PCB + ARM BSP 移植 | ¥80k~150k（ソフト BSP 込み） |
5. 工数 TCO：「ボード代」だけを見るな
多くのチームは選定時にチップ単価だけを比較し、工数を見落とす。移行プロジェクトの現実的な TCO：
| コスト項目 | 小規模（単カード/試作） | 中規模（製品級ボード） | 大規模（多ボード/量産） |
|---|---|---|---|
| ツールチェーン学習 | 2~4 週間 / ¥20k~50k | 4~6 週間 / ¥50k~80k | 6~8 週間 / ¥80k~120k |
| IP コア書き直し | 1 ヶ月 / ¥50k~80k | 2~3 ヶ月 / ¥100k~150k | 3~6 ヶ月 / ¥200k~400k |
| PCB 変更 | ¥10k~30k | ¥50k~100k | ¥100k~200k |
| ボード検証・反復 | 2~4 週間 / ¥20k~40k | 1~2 ヶ月 / ¥50k~100k | 2~3 ヶ月 / ¥150k~300k |
| TCO 合計 | 約 ¥100k~200k | 約 ¥250k~450k | 約 ¥500k~1,000k |
これらの数字は大きく見えるが、2 つの背景要因がある：
- チップ単価は実際に安い：Xilinx Kintex-7 XC7K410T は 1 個あたり約 ¥3,000~4,000、复旦微 JFM7K410T は約 ¥1,500~2,000。量産すればするほど節約効果が効く。
- 供給安定性は無形の便益：Xilinx チップは輸入リードタイムが長く配分の不確実性がある。国産チップなら 2~4 週間で国内調達できる。定量化は難しいが、量産プロジェクトには致命的に重要だ。
6. 移行する価値があるのはどんなときか
すべてのプロジェクトが移行すべきではない。通常 3 つの条件で評価する：
1. ライフサイクルが長い（>2 年）：移行コストは一時的。ライフサイクルが長く量が多いほど、単価差が移行投資を償却する。
2. 供給確実性への要求が高い：電力、鉄道、医療などサプライチェーンの安全性が敏感な分野は、移行による無形の便益が最も大きい。
3. 元設計が 7 シリーズ（Kintex-7 / Artix-7）：7 シリーズには复旦微 JFM7 の直接互換品があり、移行経路が最も短く低コスト。UltraScale+ / Versal にはまだ成熟した国産代替がない——無理に移行しない。
中国 FPGA 移行は「安いか高いか」の問題ではない——一時投資を、量産と供給安定性で償却できるかどうかだ。移行を決める前に TCO を計算する。
—— Duyuan エンジニアリングチーム
